Patent Abstracts of Japan

PUBLICATION NUMBER

09223894

PUBLICATION DATE

26-08-97

APPLICATION DATE

16-02-96

APPLICATION NUMBER

08052593

APPLICANT: NIPPON TELEGR & TELEPH CORP

<NTT>;


INVENTOR: IWASAKI NOBORU;

INT.CL.

: H05K 9/00 H01P 3/08 H01P 5/08

TITLE

: TRANSMISSION LINE AND PACKAGE



ABSTRACT: PROBLEM TO BE SOLVED: To reduce cross talk between transmission lines by forming a pseudo- coaxial structure out of a signal line conductor, conductive blocks surrounding the conductor vertically and laterally and grounding conductors.

> SOLUTION: A signal line conductor 3 and a grounding conductor 5A are formed on the upper side of an insulating base 2, while a grounding conductor 5B is formed on the lower side thereof, and the grounding conductors 5A and 5B on the upper and lower sides are connected to each other electrically by a via hole 4. In upper and lower metal blocks 1A and 1B, grooves 1a and 1b making it possible to obtain desired electric characteristics are formed in the vicinity of the signal line conductor 3 and the two metal blocks 1A and 1B are connected electrically to the grounding conductors 5A and 5B connected through the via hole 4. According to this constitution, the part of the signal line conductor 3 is made to have a pseudo-coaxial structure wherein the signal line conductor is a central conductor. Since the structure wherein an electromagnetic field does not leak between the signal line conductors 3 being adjacent to each other is obtained, accordingly, cross talk between the adjacent lines can be reduced sharply.

COPYRIGHT: (C)1997,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-223894

(43)公開日 平成9年(1997)8月26日


(51) Int.Cl. ⁶		酸別記号	庁内整理番号	FΙ		技術表示箇所		
H05K	9/00			H05K	9/00	•	Q	
						1	K	
H01P	3/08			H01P	3/08			
	5/08				5/08	/08 M		
				審査請求	未請求	請求項の数4	FD	(全 6 頁)
(21)出願番号		特顏平8-52593	(71)出願人	000004226				
					日本電信	冒電話株式会社		
(22)出顧日		平成8年(1996)2月16日			東京都籍	所宿区西新宿三	「目19番	2号
				(72)発明者	久々津	直哉		
				東京都籍	所宿区西新宿三	「目19番	2号 日本	
					電信電話	括株式会社内		
				(72)発明者	石塚	と則		
						所信区西新宿三	「目19番	2号 日本
				·		括株式会社内		
				(72)発明者		-		
						所宿区西新宿三门	「目19番	2号 日本
						5株式会社内		
				(74)代理人	弁理士	長尾 常明		

(54) 【発明の名称】 伝送線路およびパッケージ

(57)【要約】

【課題】 隣接する伝送線路相互間のクロストークを軽減し、且つその伝送線路間のピッチも小さくする。

【解決手段】 凹形溝1a、1bが対向するよう配置した導電性ブロック1A、1Bと、両導電性ブロック1A、1Bの間に挟まれた絶縁性基板2と、導電性ブロック1Aの溝1a内に位置するよう絶縁性基板2の片面に形成された信号線導体3と、両導電性ブロック1A、1Bに接するよう絶縁性基板2の両面に形成された接地導体5A、5Bと、前記絶縁性基板1A、1Bの両面の接地導体5A、5Bを電気的に導通させるヴィアホール4とを具備する。



【特許請求の範囲】

【請求項1】片面に形成した凹形の溝が相互に対向する よう配置した第1、第2の導電性ブロックと、該両導電 性ブロックの間に挟まれた絶縁性基板と、前記第1の導 電性ブロックの溝に対応する位置に前記絶縁性基板の片 面に形成された信号線導体と、前記両導電性ブロックに 電気的に接するよう前記絶縁性基板の両面に形成され前 記信号線導体とは分離した接地導体と、前記絶縁性基板 の両面の前記接地導体を電気的に相互に導通させる手段 とを具備することを特徴とする伝送線路。

【請求項2】前記導電性ブロックが、導電性粒子が付加 され全体に導電性を付与された樹脂から構成されている ことを特徴とする請求項1 に記載の伝送線路。

【請求項3】前記導電性ブロックが、表面がメタライズ 加工により導電性を付与されたた絶縁性樹脂から構成さ れていることを特徴とする請求項1に記載の伝送線路。

【請求項4】前記請求項1乃至3の第1の導電性ブロッ クに半導体素子を位置させるための開口又は凹部を形成 するとともに、前記開口又は凹部に対応する前記請求項 るための電極パッドを設け、該電極パッドを前記請求項 1の信号線導体又は前記接地導体に接続したことを特徴 とするパッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、光・電気通信、光 ・電気情報処理等において使用される髙周波IC(半導 体集積回路装置)の信号を伝達する高周波用の伝送線路 およびパッケージに関するものである。

[0002]

【従来の技術】従来から、この種の髙周波用の伝送線路 として、図7の(a)に示すマイクロストリップ線路3 0、図7の(b) に示すコプレーナ線路40、あるいは 図7の(c)に示すグランドコプレーナ線路50などが 主に用いられている。

【0003】マイクロストリップ線路30の場合には、 特性インピーダンスZoが誘電体基板31の厚さHと信 号線導体32の幅Wおよび誘電体基板31の比誘電率E rによって一義的に決まる。33は裏面に形成された接 地導体である。したがって、特性インピーダンス 2 o を 40 一定に保ったまま、信号線導体32の幅Wを変更するた めには、誘電体基板31の厚さHあるいは比誘電率Er を適当に変更する必要があるが、部分的にこれらを変更 することは困難である。

【0004】一方、コブレーナ線路40の場合には、誘 電体基板41の厚さHが一定であっても、信号線導体4 2の幅Wと、その信号線導体42とその両側の接地導体 43との間隙Sの値を調整することによって、特性イン ピーダンス20を一定に保ったまま、その信号線導体4 2の幅₩を変更することができる。グランドコプレーナ 50 生じる。したがって、高速デジタルLSIにおけるシリ

線路50の場合も上記コブレーナ線路40と同じ考え方 により、特性インピーダンZoを一定に保つことができ ることから、これら2つの線路はMMIC (Monolithic -Microwave-Integrated-Circuit)の配線パターンなど に広く用いられている。51は誘電体基板、52は信号 線導体、53A、53Bは接地導体である。

【0005】図8は上記した伝送線路を用いた髙周波半 導体素子実装用のICパッケージを示す従来例の模式 図、図9はそのICパッケージを搭載したモジュールの 10 模式図である。

【0006】図8において、11は半導体素子(IC) であって、その電極パッド11aとコプレーナ線路12 に形成されたパッケージ内部電極パターン12aは、ワ イヤ13で接続され、パッケージ外部ではキャピティ1 4を囲むバッケージフレーム15のフィードスルー部1 5 a およびパッケージ外部電極パターン12 bを介して 高周波用リード16に接続されている。制御用直流バイ アスも、髙周波用信号線と同様に、素子電極パッド11 b、ワイヤ17、キャビティ内部電極パターン12c、 1の絶縁性基板の部分に前記半導体素子の電極を接続す 20 キャビティ外部電極バターン12dを介して、バイアス 供給用リード18に接続されている。19は金属板、2 0はキャビティ14を閉じるキャップであって、以上に より 1 C パッケージ2 1 が構成される。

> 【0007】図9において、ICパッケージ21内で処 理される髙周波信号は、髙周波信号用リード16を通 り、マイクロストリップ線路あるいはコプレーナ線路で 形成される接続基板22を介して、同軸コネタク23 A、24Bへと伝わる。また制御用直流バイアスは、バ イアス供給用リード18からワイヤ24等によりバイア 30 ス供給用外部端子25に接続される。26はキャビティ 27を形成する金属ブロックである。以上によりモジュ ール28が構成される。なお、前記した図8はこの図9 のA部分の拡大図である。

[0008]

【発明が解決しようとする課題】以上のように、ICバ ッケージ21にはキャビティ14が、モジュール28に はキャビティ27が各々形成され、これらのキャビティ 14、27は素子11等を外部環境から保護する上で必 要であるが、キャビティ寸法によって定まる共振現象に より電気特性の劣化を招く。この共振は、キャビティ寸 法が大きいほど低い周波数から発生するために、周波数 が高くなるにつれて、キャビティ寸法を小さくしなけれ ばならなかったが、外部との接続のための空洞部分がど うしても必要となり、その小形化には限界があり、髙周 波化が制限されていた。

【0009】特に、ICパッケージ21のキャビティ1 4 については、その寸法が、同軸端子や同軸コネクタ等 の大きさから制限を受けるため、上記髙周波化の制限は かりでなく、取り付け可能な端子数にも物理的な制限が

アルパラレル変換回路(マルチプレクサやデマルチプレ クサ等)のように、多端子化が要求されるものに対して は、従来のパッケージではその適用が困難であった。

【0010】また、【Cパッケージ21の信号線の幅は 通常では50μm~100μm程度であるのに対し、通 常の髙周波で用いられる同軸コネクタの中心導体の直径 は300μm程度である。そとで、1Cパッケージ21 と同軸コネクタ23A、23Bを接続する接続基板22 として、マイクロストリップ線路を用いた場合には、前 述したように同一基板厚で漸近的に信号線幅を変更する 10 することである。 ことができないため、ICパッケージ21の信号線の幅 あるいは同軸コネクタ23A、23Bの中心導体直径の どちらか一方のサイズに、そのマイクロストリップ線路 の信号線導体の幅を合わせなくてはならない。

【0011】しかし、マイロクストリップ線路の信号線 導体の幅を I Cパッケージ2 1 の信号線の幅に合わせた 場合には、同軸コネクタ23A、23Bとの接続部にお いて中心導体に合わせることになるため、その信号線導 体の幅をそとで約2倍程度まで拡げる必要があり、との 部分でのインピーダンスのミスマッチが起こり、高周波 20 と、前記絶縁性基板の両面の前記接地導体を電気的に相 特性の劣化の大きな原因となる。逆に、その信号線導体 の幅を同軸コネクタ23A、23Bの中心導体の直径に 合わせて大きくした場合には、ICバッケージ21の近 傍での信号線導体の隣接相互間のクロストークが増大す るため、髙周波特性の劣化は無視できないほど大きなも のとなる。

【0012】以上に対して、10パッケージ21と同軸 コネクタ23A、23Bを接続する接続基板22とし て、コプレーナ線路あるいはグランドコプレーナ線路を 用いた場合には、同一基板厚でも信号線幅を変更すると 30 とが可能であり、上記のマイクロストリップ線路におけ るような問題は回避できる。

【0013】しかし、コプレーナ線路やグランドコプレ ーナ線路を用いる場合、髙周波帯では信号として不要な 表面波モードが励起され易いため、また、通常ではその 基板の裏面に金属ブロックが存在するため、信号線左右 の接地導体と金属ブロックとのグランドの共通化が大き な問題となる。

【0014】すなわち、基板表面の左右の接地導体間を エアブリッジやワイヤ等で接続したり、基板にヴィアホ 40 ールを設けて、基板の裏面と表面の接地導体を接続する などの対策が必要となるが、ワイヤやヴィアホールのビ ッチ等により隣接する他のコプレーナ線路や、グランド コプレーナ線路との距離を小さくすることが困難とな る。

【0015】したがって、これらの伝送線路を髙周波帯 で用いる場合、平行して並んだ複数の伝送線路の相互間 の電磁界の漏れ等によるクロストークにより、配線密度 を高くすることが困難となる。また、マイクロストリッ プ線路、コプレーナ線路、グランドコプレーナ線路とも 50 ロック1A、1Bは、ヴィアホール4を介して接続され

に、基板の誘電体損失の影響が高周波帯では無視できな くなる。

【0016】本発明は、以上のような点に鑑みてなされ たもので、その第1の目的は、伝送線路間のクロストー クを軽減し、異種寸法を有する2つの接続対象間を容易 に接続でき、さらに高密度配線ができるようにした伝送 線路を提供することである。第2の目的は、キャビティ を半導体素子サイズまで小さくできるようにして高周波 化を可能にし、多端子化を可能にしたバッケージを提供

[0017]

【課題を解決するための手段】第1の目的を達成するた めの第1の発明の伝送線路は、片面に形成した凹形の溝 が相互に対向するよう配置した第1、第2の導電性ブロ ックと、該両導電性ブロックの間に挟まれた絶縁性基板 と、前記第1の導電性ブロックの溝に対応する位置に前 記絶縁性基板の片面に形成された信号線導体と、前記両 導電性ブロックに電気的に接するよう前記絶縁性基板の 両面に形成され前記信号線導体とは分離した接地導体 互に導通させる手段とを具備するよう構成した。

【0018】第1の目的を達成するための第2の発明の 伝送線路は、前記導電性ブロックが、導電性粒子が付加 され全体に導電性を付与された樹脂から構成されるよう

【0019】第1の目的を達成するための第3の発明の 伝送線路は、前記導電性ブロックが、表面がメタライズ 加工により導電性を付与されたた絶縁性樹脂から構成さ れるようにした。

【0020】第2の目的を達成するための第4の発明の パッケージは、第1の乃至第3の発明の第1の導電性ブ ロックに半導体索子を位置させるための開口又は凹部を 形成するとともに、前記開口又は凹部に対応する第1の 発明の絶縁性基板の部分に前記半導体素子の電極を接続 するための電極パッドを設け、該電極パッドを第1の発 明の信号線導体又は前記接地導体に接続して構成した。 [0021]

【発明の実施の形態】

[第1の実施の形態]図1は本発明の第1の実施の形態 の伝送線路の構造を示す断面図である。図1において、 1A、1Bは導電性の金属ブロック、2は絶縁性基板、 3は信号線導体、4はヴィアホール、5A、5Bは接地 導体である。このように、絶縁性基板2の上面には信号 線導体3と接地導体5Aが、また下面には接地導体5B が形成されており、上下面の接地導体5A、5Bの相互 間がヴィアホール4により電気的に接続されている。上 下の金属ブロック1A、1Bには、信号線導体3の付近 に所望の電気的特性を得られるような溝1a、1bが図 1の紙面に垂直な方向に形成されており、2つの金属ブ

た接地導体5A、5Bに電気的に接続されている。

【0022】とのように、表面に髙周波信号用の信号線 導体3と接地導体5Aが形成され、裏面に接地導体5B-が形成された絶縁性基板2を、その信号線導体3の近傍 に溝la、1bが位置するように金属ブロック1A、1 Bで挟持することにより、信号線導体3の部分が信号線 導体3を中心導体とする疑似同軸構造となる。絶縁性基 板2の厚みを金属ブロック1A、1Bの溝1a、1bの 大きさに比べて薄くするほど、より同軸構造に近くな る。したがって、隣接する信号線導体3の相互間で電磁 10 界が漏れない構造となるので、隣接線路間のクロストー クを大幅に低減することができる。

【0023】また、通常の同軸線路は内部に誘電体が充 填されており中心導体を一定サイズに保ったとき50Ω 線路とする場合にその誘電体の実効比誘電率の平方根に 比例して同軸断面積のサイズが大きくなるが、本発明で は誘電体を含まない中空構造の同軸線路となるため、誘 電体で満たされた同軸線路に比べて、実効誘電率が低く なり、同軸断面サイズを小さくすることが可能となり、 可能となる。よって、フォトリソグラフィー技術、マイ クロマシン技術等により微細加工をすることによって、 同軸断面サイズを小さくし、配線の高密度化を図ること ができる。

【0024】さらに、絶縁性基板2の上面に形成された 信号線導体3の幅およびその信号線導体3の左右の接地 導体5Aとの間隔を適宜設定することにより、特性イン ピーダンスを所望の値に調整を行なうことも可能とな り、所望の特性インピーダンスを実現できる。

【0025】[第2の実施の形態]図2は本発明の第2 の実施の形態の伝送線路の構造を示す断面図である。図 1におけるものと同一のものには同一の符号を付した。 ととでは、上下の導電性ブロックを符号6A、6Bで示 すように、絶縁性樹脂の表面をメタライズ加工して表面 に導電性を持たせた樹脂ブロックとしたものである。6 a、6bは凹形の溝である。なお、樹脂に導電性粒子を 付加して導電性を持たせた樹脂ブロックとすることもで きる。

【0026】とのように、金属ブロックではなく、樹脂 ブロックを用いることにより、軽量化を図ることができ 40 る。また、金属ブロックでは溝を形成するために切削加 工が不可欠であり、信号線数が多くなると加工コストが 大幅に増大するのに対して、樹脂ブロックを用いる場合 には、一体成形加工が可能であり、信号線数が多くなっ ても、一度、鋳型を作成すれば、量産化が容易で加工コ ストが増大することはない。

【0027】[第3の実施の形態]図3は図1に示した 構造を発展させて I C パッケージを構成した第3の実施 の形態を示す斜視図、図4は絶縁基板およびその表面の

図3の中心部分を切断した断面図である。図3~図5に おいて、7はバイアス供給用配線、8は半導体素子、9 は半導体索子8の搭載用ステージ、10は気密封止用キ ャップである。

【0028】ととでは、下側の金属ブロック1Bの中央 部にステージ9用の上向きの凹部1c(下面と周囲が閉 じられている)が形成され、上側の金属ブロック1Aの 中央部には半導体素子8が位置するための上下方向が開 通した通孔1dが形成される。そして、下側の金属ブロ ック1Bの凹部1cの上面に位置する絶縁性基板2の中 央部に開口部2 a が形成され、その開口部2 a の周縁の 上面に形成した電極バッド(信号線導体3や接地導体5 Aに連続的に接続される)に半導体素子8がフェースダ ウンの形でパンプ61により接続される。なお、ステー ジ9必ずしも必要なく、よって下側の金属ブロック1B の凹部1cも必ずしも必要ない。また、絶縁性基板2の 開口部2 a も必ずしも必要ではない。

【0029】との第3の実施の形態では、図4に示した ように、絶縁性基板2の両面の接地導体5A、5Bは、 信号線導体3の相互間のピッチ(間隔)を狭くすること 20 ヴィアホール4により接続され、かつ上下の金属ブロッ ク1A、1Bがこれらの接地導体5A、5Bと接するこ とから、信号線導体3がシールドされた前述したような 疑似同軸構造となるため、クロストークの低減化、髙密 度配線化が可能となり、多端子化を図ることができる。 また、半導体素子8が位置するキャビティ内に不要な空 洞部分が少なくなることから、パッケージのキャビティ (ステージ9、凹部1c、通孔1d等)を半導体素子8 のサイズと同程度にまで小形化でき、従来パッケージに 比べて共振周波数を高くできるので適用周波数を高い領 30 域に設定することができる。

> 【0030】図6は第3の実施の形態の改変例を示す断 面図である。この図6に示すように、半導体素子8の下 面を直接的に金属ブロック1Bの凹部1cに搭載してそ の上面を絶縁性基板2の上面と同一レベルにし、絶縁性 基板2に対してワイヤ62より接続することもできる。 この場合、上側の金属ブロック 1 A は中央に下向きの凹 部1e(上面と周囲が閉じられている。)を形成しキャ ップを省略できる。また、半導体素子8が下側の金属ブ ロック1日に直接載るので、放熱効果が良好となる。 [0031]

【発明の効果】以上から第1の発明の伝送線路によれ ば、信号線導体とその上下左右を囲む導電性ブロックや 接地導体により疑似同軸構造が構成される。とのため、 従来から使用されているマイクロストリップ線路、コブ レーナ線路、グランドコプレーナ線等に比べ、隣接する 信号線導体との間で電磁界が漏れない構造となるので、 クロストークが軽減される。また、この疑似同軸構造の 信号線導体の幅は特性インピーダンスを一定に保持しな がら自由に設定できるので、異なる幅の信号線導体との 配線バターンを厚さ方向に拡大して示したもの、図5は 50 間や同軸コタネク等の比較的大きな中心導体との間の接 7

統も容易となる。さらに、同軸内は誘電体を充填せず中空となるので同軸面積のサイズを小さくでき、配線の高密度化も可能となる。

【0032】第2、第3の発明の伝送線路によれば、導電性ブロックを樹脂により一体成形できるので、軽量化・量産化・低コスト化が実現できる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態の伝送線路の断面 図である。

【図2】 本発明の第2の実施の形態の伝送線路の断面 図である。

【図3】 本発明の第3の実施の形態のバッケージを示す斜視図である。

【図4】 図3に示した絶縁性基板の斜視図である。

【図5】 図3に示したパッケージの断面図である。

【図6】 改変例のパッケージの断面図である。

【図7】 従来の伝送線路の構造を示す図で、(a)はマイクロストリップ線路の断面図、(b)はコブレーナ*

* 線路の断面図、(c)はグランドコプレーナ線路の断面 図である。


【図8】 従来の I C パッケージの斜視図である。

【図9】 図8のICパッケージを搭載したモジュールの斜視図である。


【符号の説明】

1A、1B:金属ブロック(導電性ブロック)、1a、 1b: 凹形の溝、1c: 凹部、1d: 通孔、1e: 凹 部、2:絶縁性基板、2a:開口部、3:信号線導体、 B:表面メタル加工の樹脂ブロック(導電性ブロッ ク)、7:パイアス供給用配線、8:ベアチップ半導体 素子、9:素子搭載ステージ、10:キャップ、61: バンプ、62: ワイヤ、11: 半導体素子、11a、1 1b:電極パッド、12:マイクロストリップ線路又は コプレーナ線路、12a、12c:パッケージ内部電極 パターン、12b、12d:パッケージ外部電極パター ン、13:ワイヤ、14:キャビティ、15:金属ブロ ック、16:高周波用リード、17:ワイヤ、18:バ 20 イアス供給用リード、19:金属板、20:キャップ、 21: I Cパッケージ、22: 接続基板、23A、23 B:同軸コネクタ、24:ワイヤ、25:バイアス供給 用外部接続端子、26:金属ブロック、27:キャビテ ィ、28:モジュール。


【図1】





【図5】



【図6】







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
\square image cut off at top, bottom or sides				
☐ FADED TEXT OR DRAWING				
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.